中文ENGLISH中文    会員サイトへ アクセス
HOME > JEITA規格 > 電子デバイス部門 > 半導体<集積回路>関係
JEITA規格
購入一覧
電子デバイス部門
半導体<集積回路>関係
JEITA規格について 日本語日本語 英語英語 日英併記日英併記 スタビライズド規格スタビライズド規格
購入
番号
名称
制定・改正
年月
頒価
(円)
旧規格
備考
スタビライズド規格
(移行年月)
  ED-5001A 日英併記 3.3V電源電圧仕様 1998.05
2006.04
 \0 ED-5001
無償ダウンロードはこちら

  ED-5002A 日英併記 2.5V電源電圧仕様 1998.05
2006.04
 \0 ED-5002
無償ダウンロードはこちら

  ED-5003A 日英併記 1.8V電源電圧仕様 1998.05
2006.04
 \0 ED-5003
無償ダウンロードはこちら

  ED-5004A 日英併記 1.5V電源電圧仕様 2000.06
2006.04
 \0 ED-5004
無償ダウンロードはこちら

  ED-5005A 日英併記 1.2V電源電圧仕様 2001.03
2006.04
 \0 ED-5005
無償ダウンロードはこちら

  ED-5006A 日英併記 1.0V電源電圧仕様 2002.02
2006.04
 \0 ED-5006
無償ダウンロードはこちら

  ED-5007 日英併記 統一化広電源電圧 CMOSインターフェース規格 2010.04  \0 無償ダウンロードはこちら
  ED-5101A 日本語 音声出力用集積回路測定方法 1992.04
2003.03
 \2,571 IC-4
ED-5101

  ED-5102A 日本語 テレビジョン受信機用集積回路測定方法 1992.12
2003.11
 \12,138 IC-8
ED-5102

  ED-5103A 日本語 リニア集積回路測定方法(演算増幅器及びコンパレータ) 1992.12
2003.06
 \3,086 IC-2
ED-5103

  ED-5301 日本語 固体撮像素子測定方法 1996.07  \7,509 EDX-5301

  ED-5302 日英併記 I/Oインタフェースモデル技術標準(IMIC) 2001.03  \12,960
  ED-5511 日本語 シンクロナス・グラフィックRAM及びシンクロナス・ビデオRAM標準機能仕様 1995.07  \2,468
  ED-5512 日本語 3.3V用スタブ直列終端型論理(SSTL_3)標準機能仕様(電源電圧3.3Vデジタル集積回路インタフェース標準) 1996.03  \4,628
  ED-5513 日英併記 2.5Vスタブ直列終端型論理(SSTL_2)標準機能仕様(電源電圧2.5Vデジタル集積回路インタフェース標準) 1998.08  \3,703
  ED-5514 日英併記 プロセッサ搭載メモリ・モジュール(PEMM)動作仕様標準 1998.07  \5,349
  ED-5515 日英併記 2.5Vスタブ直列終端型論理(SSTL_2)差動入力信号規格 1998.09  \2,468
  EDR-5202 日英併記 ASIC基本性能評価ガイドライン 1999.05  \3,498
  EDR-5504 日本語 シリコンディスクRAM無し用途64Mビット級フラッシュメモリ仕様検討報告 1996.01  \1,543
 
ページ上端へ

Copyright ©2016 JEITA All Rights Reserved.