

2006年度以降の 半導体共同研究開発プロジェクト について

2004年6月10日

社団法人 電子情報技術産業協会 半導体幹部会委員長

戸坂 馨

(NECエレクトロニクス株式会社 代表取締役社長)

半導体産業研究所 第2次SNCC委員長

長澤 紘一

(株式会社ルネサステクノロジ 代表取締役会長兼CEO)

日本の半導体産業は、ユビキタスネットワークの時代において、世界の半導体市場で強力なリーダーシップを発揮し、国際競争力の向上により、高収益かつ持続的成長を達成するための新たな技術開発システムの構築を必要としている。

第2次SNCCは、その技術開発システムの一つの柱として、産官学連携を含む共同活動のあり方と行うべきことについて提言する。

2000.3：半導体産業研究所（SIRIJ）提言

第1次SNCCの目的:

2001年以降の半導体共同活動への提言

日本のSoC技術の共通基盤の構築（プロセス、設計）

産官学連携による基盤技術の確立と人材育成



第1次SNCCの提言による実行プロジェクト

- **あすかプロジェクト**（次世代半導体技術開発、2001–2005年度）
- **AS☆PLAプロジェクト**（設計プロセス検証試作、2002.10–2007.9）
が民間プロジェクトとして発足。

なお、同時期に国プロジェクトとして、**半導体MIRAIプロジェクト**
（先端要素技術開発、2001–2007年度）等が発足。

- 目的：1) 先端SoC開発の非競争領域の共通基盤の共同構築
2) 最先端技術課題の共同研究開発によるブレークスルー
- 期間：2001年 4月 ~ 2006年3月
- 内容：90~65nm SoCプロセス・設計技術の確立
- 企画推進：JEITA 半導体幹部会
- 研究開発組織 プロセス：Selete 場所：つくば(産総研つくばクリーンルーム)
設計：STARC 場所：新横浜

主な実施テーマと成果見込

- High-kモジュール：High-k材料を用いた低リークトランジスタとプロセス開発(04.9)
- Low-kモジュール：Low-k材料とCuによる多層配線技術とプロセス開発(04.9)
- リソグラフィ・マスク：F2リソグラフィー、EPL、マスク関連技術開発
- 設計基盤技術：超低消費電力設計技術、物理設計技術など
- 設計標準化技術：90nmデザインルール共通化、IP再利用基盤技術の整備
- 大学との共同研究：大学におけるシリコン半導体・LSI設計研究の支援と人材育成


- 目的：1) 90nmノード対応SoC業界標準プラットフォームの構築
2) IP・SoCの試作・検証による設計資産蓄積と流通化
- 期間：2002年10月～2007年9月
- 内容：90nm SoCテクノロジープラットフォームの確立
- 企画推進：JEITA 半導体幹部会
- 研究開発組織 プロセス：ASPLA 場所：相模原(産総研相模原クリーンルーム)
設計：STARC 場所：新横浜

実施テーマと成果見込

- 90nm設計基準、共通ライブラリ、基本IPなどのSoC設計開発環境整備
- SoC基本設計メソドロジー開発、リリース
- 300mm/90nm製造プロセスの標準化と整備
- シャトル試作サービスの運用によるIP、SoCのシリコン検証
- 各社量産工場でのASPLA準拠プロセスの整備

JEITA 第2次SNCCの提言の背景

2006年3月“あすかプロジェクト”終了後の
共同技術開発活動について提言が必要



JEITA 2006年以降の共同活動に関する提言

1) 産官学・他業界連携による技術基盤の強化

- つくばR&Dセンターを、プロセス技術開発の産官学連携拠点として構築
— Seleteモジュール開発機能とMIRAI要素技術開発機能の有機的結合
- STARCを、設計技術開発の産官学連携拠点として強化
— 業界標準「SoC設計メソドロジー」構築、大学との課題提示型共同研究推進、アプリケーション業界との協力による新市場創出の支援


2) コンソーシアム運営の構造的な見直し

- 先行企業主導の「先端コアプログラム」→ 先端技術開発のスピードアップ
- 有志企業による「選択プログラム」→ ニーズの多様化に対応


3) コンソーシアム成果展開

- つくばR&Dセンターの先端技術成果を先行企業が世界に先駆けて展開
- STARCは業界標準のSoCテクノロジープラットフォームを構築し、先行各社はその業界標準に準拠したファブを展開（ファブネットワーク）
- 後続各社とファブレスは、標準準拠ファブを活用

上記共同活動に想定される費用は2006～2010年で総額1,000億円規模の見込み




- 要素技術開発機能とモジュール開発機能の統合により実用化へのスピードを加速する。
- 産官学の総力を結集し、更なる技術限界への挑戦と技術候補の早期絞り込みを行う。



リーダーの強い職務権限の下に一元化されたマネジメント体制を確立

JEITA STARC:SoC設計メソドロジー




JEITA コンソーシアムの運営形態

プログラム	目的	参加・運営形態
先端コアプログラム	先端技術のリーダーシップをキープ、 先行ビジネスの加速	先行企業主導型
選択プログラム	ニーズの多様化に答え、 新アイデアの具現化を加速	有志企業



—— 先端コア技術で日本が先行する ——



- つくばR&Dセンターの先端技術成果を先行企業が世界に先駆けて展開
- STARCは業界標準のSoCテクノロジープラットフォームを構築し、先行各社はその業界標準に標準化ファブを展開（ファブネットワーク）。後続各社とファブレスは、標準標準化ファブを活用

- 2006年以降の計画具体化

—半導体幹部会は、第2次SNCCの提言に対する実行計画策定を、2005年3月までに取りまとめるよう、半導体産業研究所(SIRIJ)に委託する。

—SIRIJは、半導体幹部会メンバー各社・関連コンソーシアム、並びに官・大学・関連業界との密接な協力のもとに実行計画を立案する。

- 主要検討項目

- ① 先端コア・選択プログラムの具体化(内容・費用・参加メンバー)
- ② 参加形態と権利義務(半導体・装置・材料メーカー、大学)
- ③ マネージメント(組織、人、運営)

JEITA半導体幹部会では、以上に述べた構想を具体化することにより、日本の半導体メーカーが技術開発の効率化、開発コストの低減、得意分野への集中を図り、結果として日本の電子産業基盤を支える半導体産業の国際競争力の獲得へ繋がることを期待している。