お知らせ
INFORMATION

半導体先端技術共同開発「あすかプロジェクト」の終了

2011年5月31日
一般社団法人 電子情報技術産業協会
半導体部会
 
 2001年度から2010年度まで10年間に渡って、一般社団法人電子情報技術産業協会の半導体部会役員会が推進し、役員会構成半導体メーカーが(株)半導体理工学研究センター(STARC)、(株)半導体先端テクノロジーズ(Selete)両社に委託して行ってきた半導体先端技術の民間共同開発プロジェクト:「あすかプロジェクト」を、その目的及び計画を完了したことより、2011年3月をもって終了いたしました。
 わが国では2001年度より2010年度まで、半導体産業研究所(SIRIJ)の半導体新世紀委員会(SNCC)が提言し、一般社団法人電子情報技術産業協会半導体部会役員会(開始当時は、社団法人日本電子機械工業会電子デバイス幹部会)が推進する半導体先端技術の共同開発を目的とした「あすかプロジェクト(第1期:2001~2005年度、第2期:2006~2010年度)」を実行しました。あすかプロジェクトは、同時期に行われました国の「半導体MIRAIプロジェクト」と呼応した形で、日本の半導体メーカーを中心に民間プロジェクトとして行ないました。
 あすかプロジェクトでは先端SoC開発のための共通的基盤・要素技術開発をターゲットに、役員会構成半導体メーカーが出資したSTARCに「設計技術開発」を、同じくSeleteに「プロセスデバイス技術開発」をそれぞれ委託し、各社から研究者を出向させ、また装置・材料メーカー、CADベンダー、大学・公的研究機関の参加・協力を得て行いました。
 民間の半導体メーカーが実施したあすかプロジェクトでは、先端技術開発が高度化する中で各社で行われる研究開発とタイアップし、研究開発のリスクシェアやコストシェアの観点から技術の開発と探索を行い、実用化を前提とした技術開発を目的に行いました。日本の半導体各社は、それらの成果や情報を各社事業モデルに合わせて有効に活用、各社の国際的競争力と国際的展開への一助といたしました。また日本の半導体メーカーが総結集して共同技術開発を行い、大学の半導体関連研究と連携し機会を提供したことで、日本の半導体設計・プロセスの基礎的教育・研究の発展に大きく寄与しました。2006~2010年度に行ったTSC(つくば半導体コンソーシアム)では、大学や産業技術総合研究所等の公的研究機関と具体的な連携強化のための活動を行ないました。それらを通じて現在、将来のナノエレクトロニクス研究や超低電力設計研究などの基礎的研究開発に、人材やノウハウ、研究インフラを提供することに貢献しています。
 半導体製品やそれを産み出す技術が多様化し、事業モデルも差異化する中で、特にマチュアとなった部分の半導体技術の共同研究開発を行うには、国際的枠組みが国内といえども欠かせないものとなりました。よって10年間に渡った「あすかプロジェクト」をここに終了しました。今後は日本の各半導体メーカーは、得意とする分野での世界的活動の中でそれぞれ活力を得るとともに、日本の再生に繋がる新エレクトロニクス産業の創生に向けて、上流・下流企業との連携も視野に異なる仕組みの中で協力を模索していくことになりました。
以上

《参 考》
 あすかプロジェクトの具体的成果は、STARC、Seleteから個別に発表されていますが、主な成果は下記のとおりです。
1)SoCの開発効率を向上させるhp65~45nm対応設計技術開発
日本の大学の半導体、特に設計に関する研究を活性化するため、大学へのテーマ公募を行い、10年間で37大学、計149テーマに及ぶ共同研究を実施した。
大学のSOC設計技術者教育の強化をはかるため、51大学で支援講座を開講し、受講者総数は10年間で13,500名に達した。
先端SoCにおける設計では、製造プロセスの影響を考慮した設計が不可欠となり、製造のばらつきや低消費電力化も追求した次世代プロセスフレンドリ設計技術を開発した。それによりわが国の設計生産性の画期的向上をもたらした。
SoC設計の信頼性に不可欠なテストと故障解析技術を開発し、製品開発に活用されている。
デジタル回路と混在したアナログ設計を短期間で設計可能とするSoC設計のためのMixed Signal設計技術開発を行い、設計フローとして活用されている。
広島大学と共同で、回路シミュレーション用に定式化したトランジスタのコンパクトモデル(HiSIM)を開発し、国際機関において標準モデルの認定を受け、全世界で利用されている。

2)SoC(システムオンチップ)超高集積化の鍵となるハーフピッチ(hp)65~32nm対応プロセスデバイス技術開発
CMOS(相補型金属酸化膜半導体)トランジスタの微細化に伴う低閾値電圧の制御性向上のため、ゲートスタック材料:High-k(高誘電体)/メタルゲートのスクリーニングをMIRAIの成果を含めて行い、新しいスタック技術を考案した。そのモジュールベースの実用化技術を先行開発することで、各社の先端プロセスラインの迅速な構築に貢献した。
EUVL(極端紫外線露光装置、波長:13.5nm)を2層Cu(銅)配線加工に適用しhp35nmLow-k(低誘電体)多層配線モジュール技術を世界で初めて確立した。更にEUVLインテグレーション技術に取り組み、SRAMパターンを含むテスト・チップ試作でhp20nm代以細への適用の可能性を示した。
先端リソグラフィ技術では、F2(光露光装置、波長157nm)、EPL(電子ビーム投影露光装置)などの次世代露光技術の評価を行い、その限界性能を確認した。
デバイス開発に適用するための三次元半導体シミュレーションシステム(HyENEXSS)を開発し、開発現場への適用・貢献はもとより、新技術の種を撒き苗を育てる役割の大学や公的機関への活用が急速に拡大している。
SoC製造ラインに代表される多品種化・小ロット化の課題に対応するため、ライン生産性向上に貢献する生産性ベンチマーキング技術を確立し、装置エンジニアリングの実装促進活動を推進した。

《注》「あすか」
日本の出発点である「あすか(Asuka)」(地名)と関連付けて名付けたもの。
《略語》
STARC: Semiconductor Technology Academic Research Center
Selete: Semiconductor Leading Edge Technologies, Inc.
SIRIJ: Semiconductor Industry Research Institute Japan
TSC: Tsukuba Semiconductor Consortium
SNCC: Semiconductor in New-Century Committee